【产业信息速递】台积电，扩产2nm

（信息来源：半导体行业观察综合）

半导体供应链去年底曾传出，台积电2nm试产良率超过6成，比预期佳，2025年如期量产。一位自称台积电员工的网友在社群平台指出，台积电正在扩大2纳米产能，目标是月产超过10万片。

本报此前披露，台积电的2nm首度采纳米片（Nanosheet）架构，比目前3纳米的鳍式场效电晶体（FinFET）制程技术门槛更高、更复杂；目前正在竹科宝山第一座厂展开风险性试产，待良率达量产水准，会将量产经验复制到高雄首座厂量产。

台积电不透露试产良率多少，仅强调目前2纳米进展顺利，2025年如期量产，届时将会是业界最领先的技术。半导体供应链则传出，台积电2纳米试产良率超过6成，比预期佳。

近日则传出，台积电2纳米月产能预计年底为5万片，若进展顺利可望达到8万片。对于上述传闻，1位自称是台积电员工的网友Dr. Kim在社群平台X上PO文称，此讯息属实，并称：“我们正在扩大2纳米的产能，目标是每月生产超过10万片”。

2nm，巅峰之争

除了台积电，三星和Intel也都在2nm上发力。

据知名分析机构 TechInsights 称，英特尔的 18A 可以提供更高的性能，而台积电的 N2 可能会提供更高的晶体管密度。TechInsights 分析师认为，台积电的 N2 提供了 313 MTr/mm2的高密度 (HD) 标准单元晶体管密度，远远超过英特尔 18A (238 MTr/mm2) 和三星 SF2/SF3P (231 MTr/mm2) 的 HD 单元密度。虽然这些信息与18A、N2 和 N3 的 SRAM 单元大小以及台积电对 N2 和 N3 的预期大致相符，但仍有一些事项需要注意。

首先，这仅涉及 HD 标准单元。几乎所有依赖尖端节点的现代高性能处理器都使用高密度 (HD)、高性能 (HP) 和低功耗(LP) 标准单元的混合体，更不用说像台积电的 FinFlex 和 NanoFlex 这样的功能了。

其次，目前尚不清楚英特尔和台积电的 HP 和 LP 标准单元如何比较。虽然可以合理地假设 N2 在晶体管密度方面领先，但其领先优势可能不如 HD 标准单元那么大。第三，在 IEDM 活动上发表的论文中，英特尔和台积电都披露了其下一代 18A 和 N2 制造工艺相对于其前代工艺的性能、功率和晶体管密度优势。不过，目前还没有办法将这两种制造技术进行正面比较。

在性能方面，TechInsights 认为英特尔的 18A 将领先于台积电的 N2 和三星的 SF2（以前称为 SF3P）。然而，TechInsights使用了一种有争议的方法来比较即将推出的节点的性能，因为它使用台积电的 N16FF 和三星的 14nm 工艺技术作为基准，然后添加两家公司宣布的节点到节点性能改进来做出预测。虽然这可能是一个估计值，但它可能并不完全准确。

另一方面，英特尔专注于制造高性能处理器，因此 18A 可以针对性能和功率效率进行量身定制，而不是 HD 晶体管密度。归根结底，18A 支持背面供电网络 PowerVia，使用该网络的芯片可能比不支持此功能的台积电 N2 具有性能和晶体管密度优势。然而，这并不意味着每个 18A 芯片都会使用 PowerVia。

谈到功耗，TechInsights 分析师推测基于 N2 的芯片将比基于 SF2 的类似IC 消耗更少的电量，因为近年来台积电在功耗效率方面一直处于领先地位。至于英特尔，这还有待观察，但至少 18A将在这方面提供优势。

另一个被广泛流传的数字是，台积电2nm工艺的每片晶圆售价将达到3万美元。

TechInsights 提供全球领先的半导体成本和价格模型。在 3nm 投入生产之前，我们预计每片晶圆的成本低于 20,000 美元，一些客户联系我们，坚称 3nm 的价格为每片晶圆 20,000 至 25,000 美元。3nm 投入生产后，我们能够对台积电的财务状况进行专有取证，并确定我们是正确的，批量价格低于每片晶圆 20,000 美元，差数千美元。

从 3nm 晶圆每片不到 20,000美元的价格到 2nm 晶圆每片 30,000 美元的价格，意味着价格上涨了 1.5 倍以上，密度也提高了 1.15 倍，晶体管成本大幅增加，这引发了一个问题：谁会支付这笔费用？我们的价格估计是每片不到 30,000 美元。还有报道称，苹果通常是台积电每个节点的主要客户，可能会因为价格原因放弃最初的 2nm 使用，尽管我们也听到了反对的声音。

此次讨论的另一个要素是，台积电的大批量晶圆价格比小批量晶圆价格低很多，因此在任何讨论中都需要考虑批量。总体而言，我们认为 30,000 美元高于平均到大批量的定价。

如果台积电将 2nm 晶圆的价格定为每片 30,000 美元，他们将给客户带来很大压力，迫使他们转向英特尔和三星获取 2nm 级晶圆供应。