观点集锦+视频回放！来看Chiplet技术应用前景和发展策略研讨会

点击上方蓝字关注我们

为促进半导体行业的技术发展、加强行业内技术交流与合作，中国半导体行业协会发挥专家资源和会员网络优势，举办系列化技术研讨会，为从事一线技术工作的专家提供技术思想碰撞的机会，以及行业资深专家指导帮助的机会。中国半导体行业协会希望将技术交流平台作为协会会员服务的一种方式。

5月27日，中国半导体行业协会第二期技术研讨会以线上会议的方式举行，邀请集成电路产业上下游企业、学术机构从事Chiplet技术研究、开发、应用的技术专家，基于目前的产业环境和现实条件，共同探讨Chiplet技术的发展应用场景，识别Chiplet技术在国内应用的关键问题，提出具有可操作性的解决方案建议，为半导体产业寻找Chiplet发展之路。

研讨会由中国半导体行业协会副总工程师余山主持，与会嘉宾嘉宾专家有：芯原股份创始人、董事长兼总经理戴伟明，清华大学集成电路学院院长、教授吴华强，中国科学院微电子研究所系统封装与集成研发中心主任、研究员王启东，地平线公司联合创始人& CTO黄畅，北京华大九天科技股份有限公司EDA产品总监刘晓明。中国半导体行业协会副秘书长刘源超参加研讨会并致欢迎词。

来自集成电路设计、制造、封测、系统整机企业，科研和院校的255名观众参加了研讨会，并通过提问的方式和嘉宾专家交流。

研讨会上，嘉宾专家从各自的专业领域，对Chiplet技术的应用和挑战发表了精彩的演讲，同时就Chiplet技术在发展过程中遇到的问题，以及Chiplet在集成电路产业的发展路线进行研讨，并提出了很多有价值的建议和意见。

中国半导体行业协会的第三次技术研讨会正在筹备，希望行业同仁继续积极参加、贡献思想、互相帮助，携手提升半导体产业的技术水平，促进行业技术进步，为中国半导体产业做大做强发挥专家智囊作用。

视频回放Part1

中国半导体行业协会副秘书长 刘源超： 

为促进中国半导体产业的技术交流和技术合作，介绍并推广中国半导体产业的技术突破和成果，中国半导体行业协会将举办系列化的半导体产业及技术专题网络研讨会，邀请半导体产业专家及行业领袖分享产业观点，把脉前沿技术，研讨中国半导体发展的挑战及机遇。参加研讨会的是国内半导体相关企业和学术界的专家。

技术研讨会的主要目的是构建半导体行业的技术交流平台，营造良好的技术气氛，为行业内的技术专家们提供技术探讨、观点碰撞、技术合作的机会，同时也希望能够帮助企业分享技术思想、展现技术成果、听取技术反馈，加速整个行业的技术进步。

中国半导体行业协会系列技术研讨会倡导自由、开放的技术交流方式，希望专家们站在行业的角度，为中国半导体产业发展提供自己的知识、经验和建议。

今后，中国半导体行业协会将继续办好技术研讨和交流活动，并将技术研讨活动作为重要的会员服务方式组织好、建设好。

芯原创始人、董事长兼总裁 戴伟民： 

几十年来，半导体行业一直按照摩尔定律的规律发展，但近年来通过提升晶体管密度来提高性能的做法遇到了瓶颈，半导体产业界开始思考，用封装技术将不同工艺、不同功能的芯片，像拼接乐高积木一样整合在一起，形成一颗满足客户性能和功能要求的系统级芯片，在提升性能的同时实现低成本和高良率，这就是Chiplet的模式。

Chiplet在国内常被译为“芯粒”或“小芯片”。AMD、英特尔等芯片巨头公司正在采用Chiplet开发产品，相关的标准也在进一步统一中，如最近推出的UCIe标准。

Chiplet模式是用不同功能的裸芯片进行拼搭，某种意义上也是不同IP的拼搭。芯原提出了IP as a Chiplet (IaaC) 理念，旨在以Chiplet实现特殊功能IP的“即插即用”，从而解决采用7nm、5nm及以下工艺制程的芯片的性能与成本的平衡，降低大规模芯片的设计时间和设计风险，实现从SoC中的IP到SiP中Chiplet形式的IP演进。做到IP芯片化后，IP的复用化程度将进一步提高，在芯原原有的芯片设计平台上，进一步实现芯片平台化，即Chiplet  as a Platform。

戴博士认为平板电脑、数据中心和自动驾驶是Chiplet率先落地的应用场景。针对车规级芯片采用Chiplet技术，可以把计算和功能模块分别做成一颗颗小芯片，每一颗小芯片单独做车规验证，而不需要每次升级都重新设计一颗大芯片，然后从头开始车规验证，这种模式也可以增加汽车芯片的可靠性，因为几颗Chiplet同时失效的几率远远小于一颗汽车芯片失效的几率。

当前，Chiplet产业处于发展初期，Chiplet供应商关心Chiplet的一次性工程费用（NRE）该由谁来承担，应用商则担心是否有足够丰富的Chiplet可以应用，以及Chiplet产品的性价比能否先被验证，存在先有“鸡”还是先有“蛋”的问题。因此大家都容易停留在观望阶段。通过和潜在客户的积极沟通，芯原指出当前可以考虑产业界“众筹”Chiplet解决方案的方式，尽快打破僵局，不同的企业对于共同需要的Chiplet可以联合定义，比如联合投资一个GPU芯粒，可被广泛应用在汽车芯片、计算芯片，笔记本中。

清华大学集成电路学院院长 吴华强： 

算力水平决定了国家数字经济的未来，算力网络是算力有效发挥的关键，从“东数西算”的概念来看，算力网络的长远目标是“全国一台计算机”。

Chiplet有很多翻译，比如芯粒、小芯片，但所谓的“小芯片”其实并不小，而且技术难度更高。Chiplet将多个芯片集成为一个更大的芯片，既是一种很有前景的技术，也是一项需要工艺、集成、可靠性、散热、互联等技术的复杂系统工程。参考特斯拉的Dojo AI超算模组，性能达到362petaFLOPS，功耗也达到7000到一万瓦。

Chiplet技术会不断迭代、不断发展，芯片数量会更多。Logic on Logic这种方式也会不断增加，它结合了MicroBump/Hibrid bonding/TSV等先进技术，尺寸会从几个Die的大小到一个Full Wafer Size，这样可以实现超高的内部互联带宽，给将来的数据中心、算力中心带来巨大的商机。

当前Chiplet技术百花齐放，同时业界头部企业包括芯片厂家、云计算厂家、晶圆制造厂家，成立了UCIe联盟，未来可能形成新的计算、硬件生态，并且会产生一种新的半导体代工模式。

目前，针对 Chiplet技术的适用面有不同的观点，但现在所有已经量产的产品里面。绝大多数甚至全部都是应用于高性能的计算，比如Intel、AMD和Nvidia的计算类芯片或者是博通的网络芯片。目前只有这种大芯片才会投入资金，并解决复杂的系统工程问题，Chiplet技术是未来高性能算网络及互联的必备要素，但因为技术难度大，行业内只有少数头部公司才有能力实现产业化。

Chiplet技术发展需要包括系统、Fabless、FAB、OSAT、Memory在内的集成电路产业链上下游企业以及学术界的多领域深度联合，从端到端的芯片设计和工程设施上拉通整机系统架构、SoC架构、软件以及一整套的IP和设计工具，并且要从系统角度重新定义Chiplet芯片架构和产品策略，解决工程上的关键问题，如先进封装、集成可靠性、供电、散热、D2D互联等综合性的技术。国内的集成电路产业也要持续攻关先进制程，提供足够产能的基于先进制程的Wafer，提供Silicon Interposer、Silicon Bridge、3DIC、CoWos制程及高价值制造服务能力，完善产业生态，建设国内的技术标准，以产业化为目标、以产品为牵引，实现Chiplet技术发展的核心价值，支撑我国双碳、东数西算和数字经济战略。

吴华强博士还表示，清华大学在Chiplet系统芯片设计、异构集成工艺技术等有多年的积累，取得很多科研成果，同时也具备强大的科研队伍，希望今后能够和产业界加强合作和交流。

中国科学院微电子研究所系统封装与集成研发中心主任 王启东： 

Chiplet是多个芯粒通过先进的封装技术形成SIP，打破了集成电路制造前道和后道的限制，把它们结合成为中道工艺。

Chiplet的技术结构可以分为三个层次，一是底层的工艺技术，即先进封装技术；第二是构成ChipletChiple的元器件、芯粒、IP以及其他如IO、供电、散热以及相关的协议；三是新生态。通过这几个层次的组合或融合，才能够形成Chiplet的良好技术基础或生态基础。

Chiplet还存在一些技术挑战。 

设计方面，通过EDA工具、建模技术和仿真方法，从可制造、可测试、可靠性设计等方面，实现多尺度、多物理场的多域设计，同时要优化流程设计，快速提升设计能力。目前在多场的仿真和预测方面的技术准备度还需要提高。

制造方面，主要是封装技术。硅载板、扇出型封装、有机载版可以覆盖从0.4um到50um的集成电路芯粒集成封装需求，通过各项封装与集成技术的有效组合，建立Chiplet的制造技术基础。

Chiplet面临两项突出的问题，一是需要进一步压缩片间线路的宽度以支持尽可能高的片间互联带宽。二是Chiplet尺寸快速增加，带来很多问题（比如翘曲），非常容易出现芯片时效。针对细线路和大尺寸封装需要进一步迭代开发。

生态方面，Chiplet呈现新中道特性，形成多域设计为支撑，载板技术、扇出技术为技术载体，芯粒集成、三位堆叠、晶圆级集成为技术特征，无晶圆设计、晶圆厂、IDM融合、服务于系统OEM的全新技术与生态体系。在传统设计、材料、设备、封装厂以外，加入IDM、Foundry、系统整机厂家等。这些企业需要在新生态内形成有效的合作。

封装技术今后发展有两条路线。一是带宽，瞄准高端数字芯片（CPU/GPU/FPGA等），提升带宽的技术包括更高密度的连接，新技术如Hybridbonding，去掉凸点等，做好IO芯片。二是功能，如微波、光电、光电、散热等主动功能的集成，引入这些功能模块，需要构建IP、PDK，实现由互联到功能的转变。另外还要解决异质集成的散热问题，这是很大的挑战，不仅是技术方面，还有成本。

关于Chiplet技术发展，王博士有三点看法，首先要解决高性能核心计算芯片的制造问题，需要先进工艺和Chiplet两条技术路线的并行支撑，单独依靠某一种方式都有所偏废。其次，当前国内先进封装的占比大概15%，国外先进厂家的比例是50%，还有差距，但是预测“十四五”期间先进封装技术的追赶速度会比较快。再次，由于产品差异化的驱动，系统层面存在感存算通功能的整合，今后Chiplet技术还会存在很多新的形式。

视频回放Part2

地平线公司联合创始人&CTO 黄畅： 

地平线两年前开始关注Chiplet技术，开展了很多相关的调研，并结合公司产品roadmap展开了相关的技术规划。Chiplet技术对我们的业务很有潜质。它可以提高大规模芯片产品的经济性，通过简单的对称拆分就可以有效提升整体良率，更可以做非对称拆分，将IO和算力Die分开，高效复用在IO领域的投资，在降低研发成本的同时缩短复杂产品的开发周期。企业需要快节奏低成本地开发丰富的产品，满足自动驾驶、智能汽车以及未来机器人市场的需求。不同的应用场景给芯片带来算力、接口等方面的差异性需求，成本功耗等要求也不尽相同。Chiplet以搭积木的组合方式，复用研发成果，加速产品创新。

Chiplet技术在带来产品市场层面价值的同时，仍然存在很多问题和挑战。

一是技术要求高。大规模算力芯片对Chiplet中die to die互联性提出了非常高的技术要求，如复杂应用场景中的高带宽和低延迟，Die to Die互联带宽和延迟需要接近Die内互联的水平，才能够让应用软件无需专门进行处理。尤其是车规芯片，在挑战工况下（高低温，震动等）的稳定性和可靠性要求更高。通信误码率在自动驾驶的功能安全标准中有着更高的要求，需要做专门的冗余设计。

二是协议标准化和生态开放化。Chiplet技术发扬光大，需要构建成本合理的标准化开放IP生态。这个生态体的成员保持开放协作、贡献技术的同时能够得到合理的回报，具备合理的商业化机制，只有这样才是生生不息的。为此需要Fabless、FAB、OSAT、ODM等展开广泛的协作。在国内这个大的生态环境里，更需要政府支持，并在某些关键点上做统一协调。

三是车规可靠性。地平线倾向于选择MCM、FOP这些相对比较成熟、成本较低的封装技术，比较容易满足车规可靠性要求，且能够满足大多数产品需求。它的不足之处主要是互联性能不如其他先进封装技术（如COWOS或是EMIB）。因此，地平线会从软件编程框架、编译器调度器、芯片架构设计与实现等方面出发，系统性地解决互联性能不足的问题。同时也会联合FAB去催熟其他先进封装技术的车规化应用。

四是芯片散热。自动驾驶新芯片、高算力芯片都会遇到散热的挑战，需要去探索一些新的材料来降低热阻并进行结构创新，对功耗的密度布局进行优化，降低局部的能耗和热点。

最后一个挑战是Chiplet的生态链还不够完善，封装设计的效率还比较低，缺乏系统化的设计解决方案，所以要开放IP授权，做大朋友圈，采取更灵活的商务模式，共同开发测试标准并统一规范。

北京华大九天科技股份有限公司EDA产品总监 刘晓明： 

Chiplet技术和应用带给EDA的技术挑战，首先是设计方法学的重构。当前的方法是设计者利用不同的工具来拼凑设计流程，不同维度的设计工具之间的数据交互比较混乱，也给设计质量和效率带来了很大的障碍。这需要新的一体化的设计流程及工具，结合Chiplet的设计需求，提供高效的设计方法。而这里也存在EDA行业数据标准格式的问题，需要有统一开放的行业标准，使不同维度的各类工具互融互通。

将芯片设计流程展开，第一个环节是芯片的设计实现。EDA需要有一体化的系统规划，规划不同芯片的功能分别及布局，也需要多芯片之间协同分析，把不同工艺、不同功能的芯片放在一起做仿真验证，比如模拟、射频和数字芯片。设计好的Die安装到封装基板，在Interposer上进行互联时，需要实现PCB绕线、数字绕向和模拟绕线三种技术的融合，提供一个风格像模拟绕线，但规模又像数字绕线的绕线器，这是需要从EDA层面解决的一个技术问题。在Chiplet场景下，由于存在多芯片数据，EDA的功能实现上要产生并处理大规模的数据，这也是对EDA软件架构的巨大挑战。

设计实现后，要保证Chiplet功能的正确性，就涉及到如何把多芯片集成在一起做分析和仿真。对Chiplet来说，SI/PI分析是需要跨尺度的，有芯片内的、芯片间的，不同尺寸下的数据用同一个求解器去求解，这也是对EDA算法的挑战。多个Chip组合在一起，规模非常大，芯片散热也是一个问题，怎么样用精确的模型等效每个芯片的热以及热膨胀产生的力的问题，也是一个挑战。多芯片集成设计完成，版图绘制好以后，设计者对其中的关键线网做分析的时候，业界也没有一个很好的平台，可以提供可视化的手段来做分析。从EDA的角度看，需要考虑把Chiplet的各个芯片的版图数据汇总在一起，并给设计者提供一个非常精细化的版图分析的平台，可以把SI/PI等各种验证结果反标到这个集成化的平台上。

完成仿真分析以后，需要对设计数据做签核，再交付给芯片制造厂、封装制造厂来实现这个设计。此时的难题是：如果不同的芯片自于不同的Foundry，芯片组合在一起的时候，没有任何一家制造厂能提供工艺组合的设计规则、工艺文库（tech file）。芯片内部连接性的检查业界已有成熟方案，但芯片互连尚缺少Foundry提供的规则，各家公司都有不同的方案，缺少一个标准。在电压降方面的签核上，因每一个芯片功耗都非常大，会带来严重的电压降的下降，进而会带来时序的波动，所以如何去高效地做全局的电压降分析也是个难题。

综合来看，Chiplet的设计方法和单芯片设计方法差异很大，需要新的设计方法学的引领，同时还需要Foundry和OSAT 提供配套的工艺信息的支撑。所以从EDA行业看，希望与上下游的企业一起共同打造Chiplet的设计生态。

视频回放Part3

作者丨江涛

视频丨江涛

美编丨马利亚    

编辑丨张心怡

扫描二维码

获取更多精彩